Cortez, Ricardo ErnestoGuillen Hernández, Javier EliasQuijano, JulioOjeda, Hector Enrique2024-02-012024-02-011998-03-01https://hdl.handle.net/20.500.14492/16937El trabajo desarrollado consistió en diseñar e implementar un sistema que permita realizar la programación de la arquitectura de los arreglos lógicos programables PAL¨s, para lo cual se fraccionó. Se realiza una documentación de los arreglos de lógica programables PAL¨s de manera generalizada. Para componerlos y así comprender su arquitectura interna y también las curvas de programación necesaria para programarlos. Se realiza el diseño e implementación del hardware necesario para realizar la programación, haciendo en dos etapas: hardware de contro y hardware de fuentes conmutables. Se diseña e implementa el software necesario que manejara el hardware para realizar la programación de fusibles de la arquitectura interna de los PAL¨ses-SVDiseñoconstrucciónelectrónica digitalintegradosprogramaciónarreglos lógicos620629Thesis